影音先锋男人资源av站_狠狠色综合激情丁香五月_爱爱爱爱看视频_在线播放免费人成视频在线观看_少妇人妻综合久久中文字幕_国产午夜无码精品免费看_久久久久久夜精品精品免费啦_男人女人午夜视频免费_日本xxxx裸体xxxx_丰满人妻熟妇乱又仑精品

電子科大論壇-非清水河畔

標(biāo)題: 給夢想一個機(jī)會 | 復(fù)旦SoC項(xiàng)目組招聘 [打印本頁]

作者: zan_zhao 時間: 2018-4-24 21:15
標(biāo)題: 給夢想一個機(jī)會 | 復(fù)旦SoC項(xiàng)目組招聘
我們的團(tuán)隊(duì)需要以下人員：
1.數(shù)字集成電路設(shè)計(jì)工程師（1~2名）
2.IC/FPGA驗(yàn)證工程師（1~2名）
3.模擬集成電路設(shè)計(jì)工程師（1~2名）
4.視頻編碼算法工程師（1~2名）
5.圖像拼接算法工程師（1~2名）

一、數(shù)字集成電路設(shè)計(jì)工程師（1~2名）
工作職責(zé)：
1.參與產(chǎn)品定義，以及產(chǎn)品可行性評估，確保產(chǎn)品定義的準(zhǔn)確性；
2.系統(tǒng)SoC架構(gòu)設(shè)計(jì)和集成驗(yàn)證；
3.基于算法模型的規(guī)格及架構(gòu)定義；
4.負(fù)責(zé)數(shù)字模塊的設(shè)計(jì)與仿真驗(yàn)證，系統(tǒng)整合，F(xiàn)PGA綜合；
5.負(fù)責(zé)時序約束文件和CTS Spec，負(fù)責(zé)STA和Corner結(jié)果分析debug
6.負(fù)責(zé)制定測試方案、測試計(jì)劃及執(zhí)行，協(xié)助測試工程師完成芯片測試工作；
任職要求：
1.本科以上學(xué)歷，電子工程、微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)；
2.2年以上數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)；
3.有扎實(shí)的數(shù)字電路基礎(chǔ)知識，具備一定的結(jié)構(gòu)，算法設(shè)計(jì)能力，熟悉數(shù)字集成電路設(shè)計(jì)流程；
4.熟悉Verilog設(shè)計(jì)及仿真綜合等EDA工具，熟悉Perl\Shell\Tcl腳本；
5.具有SoC/FPGA設(shè)計(jì)經(jīng)歷，以及與后端合作經(jīng)驗(yàn)和實(shí)際流片者優(yōu)先。

二、IC/FPGA驗(yàn)證工程師（1~2名）
工作職責(zé):
1.負(fù)責(zé)搭建SOC及IP相關(guān)數(shù)字集成電路的驗(yàn)證測試環(huán)境，制定完整FPGA系統(tǒng)測試規(guī)劃；
2.負(fù)責(zé)FPGA驗(yàn)證計(jì)劃編寫，測試點(diǎn)分解，測試用例設(shè)計(jì)，以及FPGA系統(tǒng)驗(yàn)證平臺的搭建；并且協(xié)同算法工程師和芯片設(shè)計(jì)工程師編寫芯片測試計(jì)劃并進(jìn)行數(shù)字仿真及驗(yàn)證；
3.完成復(fù)雜項(xiàng)目的驗(yàn)證：制定項(xiàng)目計(jì)劃，掌握驗(yàn)證進(jìn)度，控制驗(yàn)證質(zhì)量；
4.編寫測試驗(yàn)證文檔。與設(shè)計(jì)工程師和驗(yàn)證工程師配合完成產(chǎn)品級功能驗(yàn)證。
任職要求:
1.本科及以上學(xué)歷，電子工程、微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)；
2.熟悉Xilinx/Altera系列FPGA開發(fā)流程及其EDA軟件，熟練掌握Verilog語言；
3.熟練使用Incisive/VCS/Modelsim/Verdi等仿真器之一；
4.熟悉System Verilog/System C，了解VMM/OVM/UVM等基于OOP建立驗(yàn)證環(huán)境的思想和方法；
5.有以下一項(xiàng)或多項(xiàng)經(jīng)驗(yàn)者優(yōu)先：
a)Assertion設(shè)計(jì)；
b)搭建基于UVM\OVM驗(yàn)證平臺，至少具有1個以上完整FPGA項(xiàng)目系統(tǒng)測試經(jīng)驗(yàn)；
6. 熟練使用Python、Perl、Shell者優(yōu)先；
7. 能熟練運(yùn)用CC及UVM\OVM驗(yàn)證方法學(xué)進(jìn)行編程，熟悉Tcl\Perl\shell腳本；

三、模擬集成電路設(shè)計(jì)工程師（1~2名）
工作職責(zé):
1.參與SoC芯片定義，確定芯片電路整體架構(gòu)；
2.主導(dǎo)完成模擬電路的建模、設(shè)計(jì)、仿真、驗(yàn)證等工作；
3.編制電路設(shè)計(jì)和版圖設(shè)計(jì)指導(dǎo)書等文檔，協(xié)助版圖設(shè)計(jì)；
4.與測試工程師合作制定測試規(guī)范，協(xié)助完成模擬電路測試。
任職要求
1．具有模擬電路設(shè)計(jì)方面的扎實(shí)理論基礎(chǔ)；
2．熟悉Cadence設(shè)計(jì)環(huán)境，Spectre, Virtuoso, Calibre/Assura等相關(guān)軟件的使用；
3．在LDO、PLL、Bandgap等相關(guān)方面至少具有1次實(shí)際流片經(jīng)驗(yàn)；
4．具有SoC電源管理設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
5．具有抗輻照保護(hù)設(shè)計(jì)和ESD防護(hù)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
6．具有高速IO接口，如LVDS設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。

四、視頻編碼算法工程師（1~2名）
工作職責(zé):
1.參與H.265視頻編碼器C Model開發(fā)與算法優(yōu)化；
2.參與H.265視頻編碼硬件IP的測試工作；
3.參與編碼器的硬件流水線架構(gòu)設(shè)計(jì)；
4.跟進(jìn)最新的視頻編碼標(biāo)準(zhǔn)制定工作；
5.把控項(xiàng)目進(jìn)度，撰寫詳細(xì)設(shè)計(jì)文檔，參與標(biāo)準(zhǔn)組織會議；
6.與芯片工程師合作完成硬件IP的測試工作；
7.協(xié)助應(yīng)用工程師解決IP的系統(tǒng)集成工作。
任職要求
1．具有視頻編解碼器軟件開發(fā)經(jīng)驗(yàn)，熟悉C、C++等編程語言，具備實(shí)際項(xiàng)目經(jīng)驗(yàn)；
2．熟悉視頻編碼原理與標(biāo)準(zhǔn)，如H.264、H.265、AVS等視頻編碼標(biāo)準(zhǔn)；
3．熟悉視頻編碼算法優(yōu)化，如RDO優(yōu)化、碼率控制優(yōu)化、模式預(yù)測優(yōu)化等算法優(yōu)化方法；
4．熟悉視頻編碼常用軟件，如JM、HM、X264、X265、FFMPEG等；
5．具有視頻編碼器C Model開發(fā)經(jīng)驗(yàn)者優(yōu)先；
6．具有編碼器RDO算法優(yōu)化經(jīng)驗(yàn)者優(yōu)先。

五、圖像拼接算法工程師（1~2名）
工作職責(zé):
1.參與圖像拼接軟件開發(fā)與算法優(yōu)化；
2.制定圖像拼接處理器的硬件流水線架構(gòu)；
3.跟進(jìn)最新的圖像拼接處理算法；
4.把控項(xiàng)目進(jìn)度，撰寫詳細(xì)設(shè)計(jì)文檔；
5.與芯片工程師合作完成硬件IP的測試工作；
6.協(xié)助應(yīng)用工程師解決IP的系統(tǒng)集成工作。
任職要求
1．具有圖像拼接軟件開發(fā)經(jīng)驗(yàn)，熟悉C、C++、Matlab等編程語言，具備實(shí)際項(xiàng)目經(jīng)驗(yàn)；
2．熟悉圖像拼接原理，了解最新的圖像拼接算法與發(fā)展趨勢；
3．熟悉常用的圖像處理軟件，如OpenCV、Hugin等
4．具有圖像拼接軟件開發(fā)經(jīng)驗(yàn)者優(yōu)先；
5．了解硬件架構(gòu)、具備FPGA開發(fā)經(jīng)驗(yàn)者優(yōu)先。

備注
1.用工方式：租賃制（按照學(xué)校相關(guān)政策進(jìn)行人才聘用，并且繳納四金）
2.辦公地址：上海市張江張衡路825號復(fù)旦大學(xué)張江校區(qū)
3.聘用程序：（1）投遞應(yīng)聘材料（電子版），應(yīng)聘材料包括：本人簡歷、學(xué)歷學(xué)位證書及其他相關(guān)資質(zhì)證書。（2）初審合格后電話通知面試，一經(jīng)錄用報學(xué)校人事處進(jìn)行審批（3）面試未通過者，不再另行通知，應(yīng)聘材料不予退還
4.聯(lián)系方式：周老師　zhouzheng@fudan.edu.cn　
5.截止時間：長期有效

　

作者: zan_zhao 時間: 2018-4-25 21:20
有意者請聯(lián)系周老師　zhouzheng@fudan.edu.cn

歡迎光臨電子科大論壇-非清水河畔 (http://www.hallmarkedu.com/)