影音先锋男人资源av站_狠狠色综合激情丁香五月_爱爱爱爱看视频_在线播放免费人成视频在线观看_少妇人妻综合久久中文字幕_国产午夜无码精品免费看_久久久久久夜精品精品免费啦_男人女人午夜视频免费_日本xxxx裸体xxxx_丰满人妻熟妇乱又仑精品

電子科大論壇-非清水河畔

 找回密碼
 注冊(開放注冊)
查看: 17179|回復(fù): 0
打印 上一主題 下一主題

北京至芯科技fpga培訓(xùn)學(xué)院

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
1#
發(fā)表于 2012-6-24 10:26:52 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
FPGA培訓(xùn)班2012年7月份火熱報名中(北京至芯FPGA培訓(xùn)學(xué)院)

課程簡介
近幾年可編程的門陣列(FPGA)技術(shù)發(fā)展迅速,其高度的靈活性,使其在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等領(lǐng)域得到越來越廣泛的應(yīng)用。在數(shù)字IC設(shè)計領(lǐng)域,前端驗證工作一般都是用FPGA完成的,因此FPGA工程師也是IC設(shè)計公司迫切需要的人才。 FPGA/IC邏輯設(shè)計開發(fā)已經(jīng)成為當(dāng)前最有發(fā)展前途的行業(yè)之一,特別是熟悉硬件構(gòu)架的FPGA系統(tǒng)工程師。
業(yè)內(nèi)人士認(rèn)為,目前FPGA/IC設(shè)計行業(yè)至少有20-30萬的人才缺口,僅北京市場FPGA硬件開發(fā)人員的需求就已經(jīng)超過了3萬人,而且還在持續(xù)增加。這主要有兩方面的原因:一是目前高校的專業(yè)設(shè)置很少涉及FPGA和IC設(shè)計的課程,即使有也是偏重于理論,因此企業(yè)很難招聘到實戰(zhàn)型人才;二是FPGA和IC設(shè)計需要硬件環(huán)境和大量的實踐來積累經(jīng)驗。如果沒有適當(dāng)?shù)闹笇?dǎo),需要走很多彎路。

培養(yǎng)目標(biāo)
系統(tǒng)掌握FPGA開發(fā)技術(shù),能夠獨立勝任FPGA系統(tǒng)硬件設(shè)計,邏輯設(shè)計,F(xiàn)PGA組合系統(tǒng)設(shè)計等方面的工作。  
就業(yè)方向 消費類電子、工業(yè)控制、軍工企事業(yè)、電信/網(wǎng)絡(luò)/通訊、航空航天、汽車電子、醫(yī)療設(shè)備、儀器儀表等行業(yè)。  
收入待遇 FPGA相關(guān)行業(yè)的工程師指導(dǎo)薪金在3500-10000元,實際情況會根據(jù)企業(yè)的性質(zhì)、所處地區(qū)、行業(yè)、企業(yè)的實際情況及員工的個人能力有所差別,具體以學(xué)員與企業(yè)簽訂的勞動合同為準(zhǔn)。  

開課時間  2012年05月12日 2012年07月13日  

學(xué)時 ◆課時:100天 ◆報名贈送: FPGA培訓(xùn)教材,F(xiàn)PGA開發(fā)軟件工具,F(xiàn)PGA實驗開發(fā)板以及價值9999元FPGA培訓(xùn)視頻教程  

入學(xué)要求
1、計算機、電子、自動化、通信、信息工程等理工類相關(guān)專業(yè)。
2、大學(xué)專科及專科以上學(xué)歷。
3、不具備以上條件,但從事 2 年以上計算機軟硬件開發(fā)的技術(shù)人員。
4、有就業(yè)需求的學(xué)員應(yīng)滿足相關(guān)企業(yè)員工健康要求。  

就業(yè)保障
1、和諸多FPGA公司良好的合作關(guān)系。
2、簽署FPGA就業(yè)保證協(xié)議,提供就業(yè)保障。
3、國內(nèi)FPGA泰斗的全力推薦。  

培訓(xùn)特色 名師督學(xué)+工程師指點
項目案例解析+公司實戰(zhàn)演練
定制化課程+實際方案解決
提升自信+激勵斗志+FPGA生涯規(guī)劃  

課程描述
第一階段 FPGA設(shè)計初級工程師  

模塊一 FPGA設(shè)計流程

FPGA設(shè)計流程課程主要介紹FPGA工藝結(jié)構(gòu)、特點及FPGA芯片選型策略、原則;
掌握FPGA設(shè)計從RTL設(shè)計、功能仿真、綜合等,直到在FPGA開發(fā)板上進(jìn)行下載驗證的設(shè)計流程;使學(xué)員掌握FPGA設(shè)計流程,對FPGA設(shè)計有一個宏觀認(rèn)識。

模塊二 Verilog HDL 基礎(chǔ)知識

Verilog HDL 基礎(chǔ)知識課程主要讓學(xué)員掌握Verilog HDL的基本語法,能夠進(jìn)行較簡單的RTL設(shè)計,同時,建立HDL中邏輯運算符及RTL設(shè)計與電路實體的對應(yīng)關(guān)系,深刻理解存儲器工作原理及其設(shè)計方法,及三態(tài)端口控制、雙向控制等,為后面的高級編程打好基礎(chǔ)。
模塊三 FPGA開發(fā)環(huán)境

FPGA開發(fā)環(huán)境主要學(xué)習(xí)FPGA開發(fā)工具的使用:Modelsim、Debussy仿真調(diào)試工具、Synplify pro綜合工具及FPGA開發(fā)系統(tǒng)Quartus的使用方法及技巧,且在Quartus中集成調(diào)用Modelsim、Synplify等工具的方法; 完成RTL設(shè)計的基礎(chǔ)上,完整進(jìn)行FPGA設(shè)計所有流程,掌握FPGA開發(fā)板下載、調(diào)試的方法和技巧。

第二階段 FPGA設(shè)計高級工程師

模塊一 FPGA設(shè)計原則與技巧

FPGA設(shè)計原則與技巧課程主要講授FPGA設(shè)計的一些原則(面積與速度平衡互換原則、硬件可實現(xiàn)原則及同步設(shè)計原則、低功耗設(shè)計原則等)及操作技巧(乒乓操作、串并轉(zhuǎn)換、流水線操作及數(shù)據(jù)同步等),使學(xué)員能夠?qū)⑦@些原則及技巧應(yīng)用到實際工程開發(fā)中; 本章將講述加法器、乘法器、乘累加器、減法器及除法器在工程應(yīng)用中的設(shè)計方法,在此基礎(chǔ)上讓學(xué)員完成常系數(shù)FIR濾波器設(shè)計;還要求學(xué)員掌握使用基于IP核的設(shè)計方法和流程。

模塊二 Verilog高級編碼

Verilog高級編碼課程主要講授Verilog HDL流水線設(shè)計、同步狀態(tài)機設(shè)計及系統(tǒng)函數(shù)、任務(wù)調(diào)用等高級編碼知識,通過序列檢測器、EEPROM讀寫器及RISC CPU等由易至難的實驗安排; 強化RTL設(shè)計與電路實體的對應(yīng)關(guān)系,及針對FPGA器件的代碼優(yōu)化,使學(xué)員逐步掌握獨立完成復(fù)雜邏輯設(shè)計的能力。 這部分實驗不僅僅是照抄教材的代碼,而是通過訓(xùn)練使學(xué)生從項目的角度考慮問題,自行設(shè)計完成,可大幅提升學(xué)員自我思考的能力。  

模塊三 系統(tǒng)時序分析及處理系統(tǒng)時序分析及處理

課程旨在讓學(xué)員充分理解時序分析理論,能夠解決在項目開發(fā)中所遇到的時序問題;且能夠?qū)鐣r鐘設(shè)計做出合理處理;能夠精通時序分析工具的使用,使其能夠設(shè)計出滿足時序要求的邏輯電路。

模塊四 FPGA設(shè)計常用IP模塊使用

FPGA設(shè)計常用IP模塊使用課程主要內(nèi)容為FPGA設(shè)計中常用IP模塊的使用(單/雙口RAM、DPRAM、FIFO、ROM及串行收發(fā)器等)的講授,使學(xué)員在充分理解其結(jié)構(gòu)及工作原理、時序的基礎(chǔ)上,能夠在實際工程開發(fā)中精通其使用。
模塊五 新型FPGA設(shè)計工具使用
新型FPGA設(shè)計工具使用課程主要講授FPGA基于MATLAB、Simulink、DSP Builder等新型設(shè)計、驗證工具的設(shè)計方法及技巧,使學(xué)員能夠利用這些新型開發(fā)工具更好地完成FPGA設(shè)計。

第三階段 FPGA設(shè)計系統(tǒng)應(yīng)用工程師

模塊一 基于FPGA的通信接口設(shè)計及外圍接口設(shè)計

FPGA設(shè)計應(yīng)用最為廣泛的領(lǐng)域之一為接口互聯(lián),基于FPGA的通信接口設(shè)計及外圍接口設(shè)計課程主要讓學(xué)員掌握外設(shè)通信接口的設(shè)計方法:在教員演示下完成一種通信接口的設(shè)計; 在教員指導(dǎo)下,獨立完成其它通信接口設(shè)計,包括協(xié)議分析、完成設(shè)計文檔、RTL設(shè)計、FPGA芯片選型等流程。

模塊二 基于FPGA的圖像視頻處理

FPGA設(shè)計應(yīng)用最為廣泛的領(lǐng)域之一為圖像與視頻處理,基于FPGA的圖像視頻處理內(nèi)容有:圖像和視頻處理基礎(chǔ)知識,使學(xué)員能夠?qū)崿F(xiàn)色彩空間變換、VGA控制器、JPEG 編碼基礎(chǔ)、2D-DCT變換、視頻處理體系及圖像FIR濾波器設(shè)計與實現(xiàn);視頻降噪算法設(shè)計與實現(xiàn),基于FPGA的常用視頻處理算法體系結(jié)構(gòu)、邊緣檢測算法等。

模塊三 SOPC設(shè)計流程

SoPC系統(tǒng)設(shè)計與應(yīng)用課程使學(xué)員熟練掌握參數(shù)化庫LPM模塊的使用; 精通FPGA中鎖相環(huán)模塊及SignalTap的使用;精通SoPCBuilder的使用,能夠用NiosII軟件集成開發(fā)環(huán)境IDE建立用戶程序; 掌握在NiosII系統(tǒng)中融入自己所設(shè)計IP的技術(shù)。

模塊四 FPGA項目案例畢業(yè)設(shè)計

FPGA項目案例畢業(yè)設(shè)計將設(shè)計并實現(xiàn)一個真實和完整FPGA項目的開發(fā)流程,涉及方向為通信、數(shù)據(jù)采集、軟件無線電、圖像與視頻處理等方面。要求學(xué)員將前面所學(xué)知識融入運用到實際項目開發(fā)中,培養(yǎng)學(xué)員的團(tuán)隊開發(fā)和協(xié)同工作能力,強化學(xué)員完成標(biāo)準(zhǔn)設(shè)計文檔能力,為以后的工作打下堅實基礎(chǔ)。通過真實產(chǎn)品的項目案例培訓(xùn),使學(xué)員更有競爭力,跨入高薪名企!

咨詢電話:18910910708  zxopen06@163.com
公司地址: 北京市海淀區(qū)北四環(huán)西路銀谷大廈2115
您需要登錄后才可以回帖 登錄 | 注冊(開放注冊)

本版積分規(guī)則

手機訪問本頁請
掃描左邊二維碼
本網(wǎng)站聲明
本網(wǎng)站所有內(nèi)容為網(wǎng)友上傳,若存在版權(quán)問題或是相關(guān)責(zé)任請聯(lián)系站長!
站長電話:0898-66661599    站長聯(lián)系QQ:12726567   
站長微信:hainanok
請掃描右邊二維碼
www.myujob.com

小黑屋|手機版|Archiver|電子科大論壇-非清水河畔 ( 瓊ICP備10001196號-2 )

GMT+8, 2025-11-5 11:45 , Processed in 0.066003 second(s), 14 queries .

Powered by 校園招聘信息

© 2001-2020 電子科大論壇-非清水河畔校園招聘

快速回復(fù) 返回頂部 返回列表